Welcome to YADAN’s documentation!
欢迎访问鸭蛋的主文档!

YADAN 项目包含 YADAN Core、YADAN SoC、YADAN Board,分别是 RISC-V 指令集的开源 CPU Core、开源 SoC、开源开发板,可帮助我们从嵌入式软件一直学习到数字系统和计算机架构。
YADAN Board 是一块核心为 Anlogic FPGA 的可编程硬件设计学习平台,我们既能直接写硬件描述语言 (HDL) 在里边实现特定的数字系统、甚至是 CPU 与 SoC,又能部署 SoC 后将其视为常规 SoC 来写软件开发。利用这些特性和 YADAN 的配套资源,只需一块 YADAN Board,我们就可以学习电子与计算机工程学科中以下三个阶段的内容:
阶段一: 部署已实现的 YADAN SoC,开始学习 嵌入式软件
阶段二: 用裸 FPGA 开始学习使用硬件描述语言 设计数字系统
阶段三: 参照 YADAN Core 与 SoC,开始学习设计 RISC-V CPU Core 与 SoC
配套文档 在未来将 全部发布在 YADAN 主文档:docs.yadanboard.com,欢迎阅读。
不过,截至目前(2022 年 5 月),因 YADAN 项目仍在推进中:
🛒 在淘宝搜索 VeriMake,或者直接点击 这里 可以购买开发板。
如果您在使用 YADAN Board 的过程中遇到问题、或者想分享你的成果,欢迎在 VeriMake 论坛的 YADAN 标签下 参与讨论。如果发现文档中存在问题,欢迎在 这个贴子 下留言讨论。
当前版本的更新时间为:2022 年 5 月 12 日 UTC+8,版本更新日志可以看 这里。
目录